嵌入式系統(tǒng)軟硬件

隨著計算機(jī)技術(shù)的發(fā)展，嵌入式系統(tǒng)的應(yīng)用領(lǐng)域不斷擴(kuò)大，大至航天飛機(jī)自動導(dǎo)航系統(tǒng)，小至移動電話、智能家用電器。嵌入式系統(tǒng)是一種典型的軟硬件混合系統(tǒng)，目前的產(chǎn)品一般包括嵌入式微處理器和相應(yīng)的控制軟件。

一、嵌入式系統(tǒng)與軟硬件協(xié)同開發(fā)的簡介

早期的微處理器都是4位和8位的。隨著制造技術(shù)的不斷發(fā)展，集成的8位微控制器開始出現(xiàn)，并且16位微處理器也開始用于更復(fù)雜的嵌入式系統(tǒng)中，32位結(jié)構(gòu)的設(shè)備和高度集成的微控制器逐漸占領(lǐng)了高端應(yīng)用的市場。盡管如此，功能更強(qiáng)大的微處理器并沒有取代早期的微處理器，而只是給嵌入式系統(tǒng)設(shè)計人員提供更大的選擇范圍，使其可以根據(jù)功能、特點、可用性和價格，選擇合適的微處理器產(chǎn)品。

早期由于系統(tǒng)功能單一，嵌入的軟件部分都是由廠家自己單獨設(shè)計的代碼組成，所以非常簡單。但隨著應(yīng)用的擴(kuò)大，系統(tǒng)越來越復(fù)雜，尤其是對于高檔嵌入式微處理器系統(tǒng)，多任務(wù)模型被廣泛應(yīng)用于軟件開發(fā)，并且許多廠家還選擇了第三方的商用嵌入式實時操作系統(tǒng)產(chǎn)品(RTOS)。嵌入式系統(tǒng)中的硬件資源環(huán)境一般比較苛刻，內(nèi)存一般都不大，要在如此緊張的資源下完成復(fù)雜的功能，這就要求嵌入式系統(tǒng)的軟件部分必須盡量的小巧、穩(wěn)定和高效。

二、軟硬件聯(lián)合設(shè)計的一般方法

軟硬件聯(lián)合設(shè)計方法是在軟硬件混合數(shù)字系統(tǒng)的設(shè)計過程中，針對傳統(tǒng)的設(shè)計方法割裂了軟件和硬件開發(fā)過程的缺陷而提出的，它是指軟件和硬件使用統(tǒng)一的設(shè)計方法及采用一致的設(shè)計工具來進(jìn)行綜合、驗證、模擬的設(shè)計方法。

軟硬件聯(lián)合設(shè)計的主要步驟如下:(1)系統(tǒng)級建模描述:建立一個完整的系統(tǒng)描述，以便在不考慮實現(xiàn)細(xì)節(jié)的情況下驗證系統(tǒng)的行為，驅(qū)動功能驗證和軟硬件劃分；(2)軟硬件聯(lián)合綜合:包括軟硬件劃分和調(diào)度、約束代碼生成、硬件及接口綜合。(3)軟硬件聯(lián)合模擬、調(diào)試和驗證:在已知軟件和硬件部件行為的基礎(chǔ)上對系統(tǒng)的行為進(jìn)行建模，并驗證系統(tǒng)的功能和評價系統(tǒng)的性能。

三、軟硬件聯(lián)合設(shè)計方法的運用與發(fā)展

如前所述，嵌入式系統(tǒng)是一種典型的軟硬件混合系統(tǒng)。在設(shè)計的開始，設(shè)計者要對系統(tǒng)進(jìn)行軟硬件劃分。這里的軟件及硬件不僅可以是分離的部件，也可以是同一個物理部件的不同抽象層次。在這兩種情況下，軟硬件之間的相互依賴關(guān)系都會導(dǎo)致在它們各自實現(xiàn)方法上的折衷。同時，由于嵌入式系統(tǒng)應(yīng)用需求變化大，對性能、實時性和靈活性的要求較強(qiáng)，最初的設(shè)計和劃分對于整個系統(tǒng)的設(shè)計質(zhì)量影響很大；又由于高端產(chǎn)品的復(fù)雜性使得許多問題在軟硬件集成過程中才會暴露出來。這些都對聯(lián)合綜合和聯(lián)合模擬提出了需求，因此，嵌入式系統(tǒng)的設(shè)計有必要而且迫切需要引入軟硬件聯(lián)合設(shè)計的方法。

從方法學(xué)的角度來看，嵌入式系統(tǒng)的軟硬件聯(lián)合設(shè)計遵循上述一般方法和規(guī)律。而隨著微電子技術(shù)和嵌入式系統(tǒng)本身的發(fā)展，其設(shè)計方法還會呈現(xiàn)出一些新的特色。

1、軟硬件劃分

同其它軟硬件混合系統(tǒng)的設(shè)計一樣，軟硬件劃分是嵌入式系統(tǒng)設(shè)計中十分關(guān)鍵的一步。如何提高劃分算法的效率，降低時間復(fù)雜性，是研究的重點。已有的研究成果從多方面提高劃分的有效性，除了最基本的模擬退火算法，還提出了基于編譯器指導(dǎo)的方法、基于圖的最小代價算法、軟硬件流水線化、交互式劃分等方案。

2、商用組件的標(biāo)準(zhǔn)化和高度集成化對軟硬件設(shè)計的影響

隨著微電子技術(shù)的發(fā)展，更多的標(biāo)準(zhǔn)商用組件投入市場，同時高度集成的設(shè)備減少了芯片的數(shù)量。許多設(shè)計人員現(xiàn)在都非常樂意使用合并更多功能的微處理器和微控制器。相應(yīng)地，軟件的設(shè)計也出現(xiàn)了變化。軟件開發(fā)工作量急劇增長，經(jīng)常達(dá)到全部工作的70%～80%。為了縮短開發(fā)周期，伴隨著硬件標(biāo)準(zhǔn)化的趨勢，軟件內(nèi)容也從自行設(shè)計轉(zhuǎn)向盡量采用具有知識產(chǎn)權(quán)的產(chǎn)品。利用可移植代碼和標(biāo)準(zhǔn)的實時操作系統(tǒng)，成為設(shè)計嵌入式系統(tǒng)應(yīng)用軟件的方向。當(dāng)然，對于嵌入式系統(tǒng)開發(fā)人員而言，涉及標(biāo)準(zhǔn)部件的集成和選擇知識產(chǎn)權(quán)的決策也是非常復(fù)雜的，現(xiàn)在和將來都必須面對。

從上述的變化中，可以看出:隨著標(biāo)準(zhǔn)化軟硬件組件的日益豐富，嵌入式系統(tǒng)設(shè)計中軟硬件劃分的粒度增大，從而系統(tǒng)描述相對明確化，軟硬件設(shè)計工作明顯簡化，更注重接口設(shè)計和整體性能，設(shè)計空間靈活性和多樣性大大增加。這些變化對現(xiàn)有的設(shè)計方法和相關(guān)技術(shù)提出了新的需求，比如如何精化劃分算法，使之無需考慮不必要的細(xì)節(jié)，又比如進(jìn)一步提高聯(lián)合模擬和驗證的抽象層次，縮短開發(fā)周期等等問題。

3、嵌入式系統(tǒng)設(shè)計中的“聯(lián)合”與“分散”

在傳統(tǒng)的設(shè)計方法中，軟件的設(shè)計往往滯后于硬件，而軟硬件聯(lián)合設(shè)計方法中所采取的聯(lián)合模擬技術(shù)、虛擬原型技術(shù)正是要彌補(bǔ)這種差距，因此，軟件和硬件設(shè)計工程師一起工作成為一種發(fā)展潮流。通過聯(lián)合設(shè)計，特別是聯(lián)合驗證技術(shù)，軟件工程師能夠盡早在真實硬件上測試，而硬件工程師能夠盡早在原型設(shè)計周期中驗證他們的設(shè)計。要達(dá)到這個目標(biāo)必須提供集成的開發(fā)環(huán)境，在這個環(huán)境中可以完成軟硬件建模、聯(lián)合模擬及評價。目前已有一些解決方案，如指令集仿真器和標(biāo)準(zhǔn)的低價格的商業(yè)評估版。另外，低成本的主-目標(biāo)機(jī)連接技術(shù)已經(jīng)得到廣泛應(yīng)用。

嵌入式系統(tǒng)發(fā)展的另一特點是，需要的開發(fā)人員越來越多。為了有效管理開發(fā)隊伍，必須將一些專有技術(shù)封裝起來，以便使非專業(yè)人員可以安全、可靠和直接的方式使用。因而，在嵌入式系統(tǒng)的設(shè)計中還要引入面向?qū)ο蟮乃枷?。在許多大公司中，軟件開發(fā)隊伍不是簡單的增長，而是正在分散化，成員的工作地點可以分布于不同的地域或不同的國家。這種情況導(dǎo)致了“技術(shù)中心”的出現(xiàn)，因而使用“軟件部件”變得越來越現(xiàn)實。

四、SOPC 嵌入式系統(tǒng)中軟硬件協(xié)同簡介

隨著半導(dǎo)體技術(shù)的高速發(fā)展，集成電路的規(guī)模不斷增大，以及大規(guī)?？删幊踢壿嬈骷某霈F(xiàn)，使得整個系統(tǒng)集成在單個芯片上并實現(xiàn)在系統(tǒng)可編程成為可能，這就是片上可編程系統(tǒng)SOPC(System on a Programmable Chip)。它支持并行SOPC技術(shù)具有靈活的設(shè)計方式:可裁減、可擴(kuò)充、可升級，并具有軟硬件在系統(tǒng)可編程的功能。

基于FPGA(Field－Programmable Gate Array，即現(xiàn)場可編程門陣列)的片上可編程系統(tǒng)SOPC設(shè)計近年來在半導(dǎo)體領(lǐng)域中呈現(xiàn)出高速增長態(tài)勢，成為系統(tǒng)級設(shè)計者的首選，但是隨著系統(tǒng)規(guī)模的不斷增大，使得整個系統(tǒng)的設(shè)計變得非常困難，系統(tǒng)開發(fā)周期越來越長，而現(xiàn)今的嵌入式電子產(chǎn)品對系統(tǒng)的開發(fā)周期是非常敏感的，因此快速、高效的設(shè)計方法是一個值得探討和研究的問題。對于嵌入式系統(tǒng)設(shè)計中存在的這些問題，研究者提出了一種軟硬件協(xié)同設(shè)計的新方法。

SOPC系統(tǒng)是軟件和硬件的綜合體，系統(tǒng)中許多功能模塊既可以由硬件來完成，也可以由軟件來實現(xiàn)。硬件實現(xiàn)的特點是性能高、速度快，但是成本較高、靈活性差；而軟件實現(xiàn)的特點是靈活性好、成本較低，但是性能差。因此，設(shè)計實現(xiàn)過程中如何兼顧系統(tǒng)的功能和性能(如功耗、成本、面積等)需求，使它們達(dá)到一種最優(yōu)組合，這正是軟硬件協(xié)同設(shè)計方法所要解決的主要問題。

五、傳統(tǒng)電子設(shè)計方法

目前，國內(nèi)外的企業(yè)普遍采用的是傳統(tǒng)的嵌入式系統(tǒng)設(shè)計方法。這種方法的步驟是首先對系統(tǒng)的需求描述進(jìn)行定義，然后進(jìn)行系統(tǒng)的軟硬件劃分，劃分好以后就開始分別進(jìn)行硬件和軟件的設(shè)計，如果硬件和軟件設(shè)計中發(fā)現(xiàn)錯誤將直接返回到軟硬件的劃分。傳統(tǒng)的嵌入式系統(tǒng)設(shè)計流程如圖1所示。

這種方法的缺點如下:

1)系統(tǒng)的軟件設(shè)計和硬件設(shè)計的并行性低，設(shè)計周期較長。這種設(shè)計流程采用先對硬件進(jìn)行設(shè)計，然后是軟件設(shè)計。即硬件設(shè)計好之后，在此硬件基礎(chǔ)之上進(jìn)行軟件設(shè)計。此串行化的設(shè)計方法當(dāng)硬件設(shè)計完成再進(jìn)行軟件的調(diào)試時，如果發(fā)現(xiàn)硬件設(shè)計出現(xiàn)錯誤，糾正錯誤就要付出高昂的人力、物力代價。不能對系統(tǒng)的軟硬件進(jìn)行協(xié)同驗證，導(dǎo)致了設(shè)計重復(fù)性工作的次數(shù)大幅度增多，加大了設(shè)計成本。

2)系統(tǒng)設(shè)計層次低，系統(tǒng)級設(shè)計依賴于手工，設(shè)計的大規(guī)模超出了設(shè)計人員的能力，系統(tǒng)的軟硬件的開發(fā)流程缺少溝通與協(xié)調(diào)，導(dǎo)致設(shè)計效率的降低。

3)對于定制的嵌入式處理器不支持，嵌入式處理器為固定的模塊，不支持設(shè)計的可重用。

六、軟硬件協(xié)同設(shè)計方法的特點

因為傳統(tǒng)的嵌入式系統(tǒng)設(shè)計方法的這些缺點，人們開始探索新的設(shè)計方法來適應(yīng)高速發(fā)展的嵌入式系統(tǒng)，這種方法就是軟硬件協(xié)同設(shè)計方法。它早在1993年就已經(jīng)成為嵌入式系統(tǒng)中系統(tǒng)級設(shè)計領(lǐng)域的研究方向和熱點。

軟硬件協(xié)同設(shè)計方法的特點如下:

1)軟硬件協(xié)同設(shè)計技術(shù)采用并行設(shè)計和協(xié)同設(shè)計的思想，使得設(shè)計開發(fā)周期縮短，設(shè)計效率大大提高。

2)軟硬件協(xié)同設(shè)計采用了統(tǒng)一工具和表示方法，對軟硬件合理進(jìn)行劃分，合理分配系統(tǒng)功能，對成本、性能、功耗等各個方面進(jìn)行權(quán)衡，盡可能得到最優(yōu)化的設(shè)計。

3)軟硬件協(xié)同設(shè)計采用軟硬件協(xié)同仿真的方法，對整個系統(tǒng)進(jìn)行全局的設(shè)計驗證。

軟硬件協(xié)同設(shè)計對于設(shè)計的抽象層次有了很大的提高，而且拓寬了設(shè)計的覆蓋范圍，它可以使嵌入式系統(tǒng)的設(shè)計效率更高，速度更快。軟硬件協(xié)同設(shè)計是一種新的設(shè)計方法和思想，它不僅僅是一種設(shè)計技術(shù)，它是要把軟件和硬件的設(shè)計聯(lián)系起來，以免這兩部分設(shè)計過早的獨立起來。軟硬件協(xié)同設(shè)計技術(shù)現(xiàn)在正處于發(fā)展階段，有很多理論還不成熟，然而這種技術(shù)極大地提高了嵌入式系統(tǒng)的設(shè)計效率，有很大的研究價值和社會意義。

七、軟硬件協(xié)同設(shè)計的開發(fā)流程

嵌入式系統(tǒng)設(shè)計的主要任務(wù)包括:系統(tǒng)任務(wù)描述，系統(tǒng)建模，用來實現(xiàn)系統(tǒng)的功能需求；對系統(tǒng)進(jìn)行適當(dāng)?shù)能浻布澐?，用以滿足性能要求、降低成本和功耗；系統(tǒng)的協(xié)同綜合和對系統(tǒng)實現(xiàn)及規(guī)范性進(jìn)行仿真。軟硬件協(xié)同設(shè)計的目的是使系統(tǒng)的各影響因素之間可以相互協(xié)調(diào)地完成系統(tǒng)功能。軟硬件協(xié)同設(shè)計基本流程如圖2所示。

1、系統(tǒng)任務(wù)描述

要想設(shè)計一個SOPC系統(tǒng)，第一步是要明確系統(tǒng)的需求，也就是系統(tǒng)的性能和要實現(xiàn)的功能，接下來是對系統(tǒng)進(jìn)行建模。SOPC系統(tǒng)的模型主要有有限狀態(tài)機(jī)模型、數(shù)據(jù)流圖模型、任務(wù)流圖模型、離散事件模型、Petri網(wǎng)模型等。建立一個對軟硬件通用的系統(tǒng)功能描述方法，來解決系統(tǒng)的統(tǒng)一描述問題，目前通常情況下是采用系統(tǒng)描述語言的方式。這樣在軟硬件劃分后，才能編譯并映射成硬件描述語言和軟件實現(xiàn)語言，為系統(tǒng)的軟硬件協(xié)同工作提供有力的保證。

2、系統(tǒng)軟硬件劃分

在傳統(tǒng)的嵌入式設(shè)計方法中，軟件和硬件的開發(fā)過程是割裂開的，它們之間缺乏溝通。這樣就使得系統(tǒng)的設(shè)計效率很低。針對這一缺點，提出軟硬件協(xié)同設(shè)計的方法，這種方法中軟硬件系統(tǒng)的劃分是軟硬件協(xié)同設(shè)計中關(guān)鍵的步驟之一。系統(tǒng)中硬件實現(xiàn)部分對系統(tǒng)的性能有決定作用，通常硬件實現(xiàn)部分速度較快，但是成本控制在這部分也起著決定性的作用。系統(tǒng)中軟件實現(xiàn)部分通常具有很大的靈活性，決定著系統(tǒng)配置的靈活性，但是要占用一定的FPGA邏輯單元和耗費一定的時間。如表1所示。表1指出了系統(tǒng)是由硬件實現(xiàn)還是軟件實現(xiàn)對芯片面積、功耗、性能和人力與時間資源需求的影響，合理的軟硬件協(xié)同設(shè)計方案，對嵌入式系統(tǒng)的設(shè)計有很重要的作用。軟硬件的合理劃分，在滿足系統(tǒng)功能的基礎(chǔ)上，能夠充分發(fā)揮硬件處理的快速和軟件控制靈活的特點。

軟硬件劃分的結(jié)果追求的是提高系統(tǒng)運行速度、減小面積、降低成本、減少功耗。但軟硬件劃分通常是一個傳統(tǒng)的難題，由于劃分問題本身就具有很大的難度，而且SOPC具有巨大的搜索空間，所以情況更加嚴(yán)峻。現(xiàn)如今自動劃分算法仍然不能取代有經(jīng)驗的設(shè)計者。劃分的方法基本上從兩個方面入手:一是面向軟件，從軟件到硬件要求滿足時序的特點；二是面向硬件，從硬件到軟件要求降低成本。在進(jìn)行劃分時，要考慮整個目標(biāo)系統(tǒng)的體系結(jié)構(gòu)、粒度、軟硬件實現(xiàn)的成本等各個因素。劃分完成后，產(chǎn)生軟硬件系統(tǒng)的分割的界面，提供給軟硬件進(jìn)行溝通、驗證和測試使用。常用的軟硬件協(xié)同劃分算法有模擬退火算法、遺傳算法等。遺傳算法和模擬退火算法的互補(bǔ)性比較好，將這兩種算法相結(jié)合而形成的遺傳退火算法將繼承這兩者的優(yōu)點，在軟硬件劃分上的效能很好，現(xiàn)在這種智能算法是軟硬件劃分算法領(lǐng)域的一個研究熱點。

3、軟硬件協(xié)同綜合步驟

軟硬件劃分完成以后，分別進(jìn)行軟件系統(tǒng)和硬件系統(tǒng)的設(shè)計實現(xiàn)。對劃分完成的系統(tǒng)進(jìn)行設(shè)計的階段叫做綜合。這個步驟的主要任務(wù)是將劃分完成的系統(tǒng)的描述轉(zhuǎn)換成為可以綜合的硬件描述和可以編譯的軟件程序。構(gòu)建包含軟件和硬件的實現(xiàn)結(jié)構(gòu)描述的設(shè)計轉(zhuǎn)換過程。比如說劃分后的描述可以翻譯成為Verilog HDL(硬件模塊)和C(軟件模塊)。軟硬件協(xié)同綜合包含以下三個步驟:

1)處理單元分配，決定嵌入式系統(tǒng)由哪些處理器、DSP及專用硬件等體系結(jié)構(gòu)級別的單元組成；

2)任務(wù)指派，決定系統(tǒng)當(dāng)中哪些功能由硬件處理單元實現(xiàn)，哪些功能由處理器用軟件來實現(xiàn)；

3)任務(wù)調(diào)度，決定分配給每個處理單元上任務(wù)的開始時間和執(zhí)行順序。

4、軟硬件協(xié)同仿真

軟硬件協(xié)同仿真驗證是對整個系統(tǒng)設(shè)計的正確性和性能指標(biāo)確定的一個評估階段。在嵌入式系統(tǒng)設(shè)計的各個階段，可以把仿真驗證分為系統(tǒng)級仿真、行為級仿真、寄存器傳輸級(RTL級)仿真和門級仿真。系統(tǒng)級仿真一般情況下用來評估系統(tǒng)的整體功能和對算法的正確性的驗證；行為級仿真可以對所設(shè)計的邏輯進(jìn)行仿真，但不會考慮目標(biāo)器件的特性，比如容量，延遲等，行為級仿真可以使用高級的語句，比如報錯語句、文件讀寫語句、浮點格式等，但這些語句通常都是不能在目標(biāo)器件中實現(xiàn)的；寄存器傳輸級仿真檢查各模塊的邏輯功能是否正確，然后，將通過仿真的各模塊集成在一起，對整個系統(tǒng)進(jìn)行功能仿真，這一階段的仿真沒有包括硬件電路的時間信息，因此，只能從邏輯功能方面對設(shè)計進(jìn)行驗證；門級仿真是將使用綜合軟件綜合后生成的門級網(wǎng)表或者是實現(xiàn)后生成的門級模型進(jìn)行仿真，不加入時延文件的仿真。

典型的軟硬件協(xié)同仿真一般是在CPLD或FPGA的開發(fā)環(huán)境下，在Quartus II下運行。系統(tǒng)如果采用的IP核等一些資源已經(jīng)進(jìn)行了單獨的驗證，則對它的門級或者RTL級的仿真驗證可以省略。

八、嵌入式系統(tǒng)軟硬件協(xié)同設(shè)計總結(jié)

基于SOPC的軟硬件協(xié)同設(shè)計方法能夠在宏觀上把握復(fù)雜系統(tǒng)，克服了傳統(tǒng)設(shè)計方法存在的缺點，能夠充分挖掘軟件和硬件之間的協(xié)同性，對系統(tǒng)的軟硬件進(jìn)行正確劃分，并能夠選取合適的IP，建立系統(tǒng)的設(shè)計平臺和驗證平臺，推動軟件和硬件的并行研發(fā)，降低設(shè)計風(fēng)險，縮短開發(fā)周期，在嵌入式系統(tǒng)的設(shè)計中發(fā)揮著重要的作用。隨著邏輯設(shè)計和EDA工具的支持，基于SOPC的軟硬件協(xié)同設(shè)計技術(shù)在嵌入式應(yīng)用系統(tǒng)的設(shè)計中發(fā)揮越來越重要的作用，將是今后IP－SOPC設(shè)計領(lǐng)域中的最核心技術(shù)。

嵌入式系統(tǒng)具有強(qiáng)大的生命力，廣闊的市場和深遠(yuǎn)的應(yīng)用前景使它的發(fā)展日新月異。為了更快捷、更有效地開發(fā)各種嵌入式應(yīng)用，研究軟硬件聯(lián)合設(shè)計方法具有很重要的學(xué)術(shù)和商業(yè)價值。系統(tǒng)建模、軟硬件劃分、虛擬原型等技術(shù)仍然是嵌入式系統(tǒng)設(shè)計中的關(guān)鍵問題，并隨著微電子技術(shù)和計算技術(shù)的發(fā)展不斷地補(bǔ)充和發(fā)展。

以上就是我們深圳市組創(chuàng)微電子有限公司為您介紹的嵌入式系統(tǒng)軟硬件聯(lián)合設(shè)計方法。如果您有智能電子產(chǎn)品的軟硬件功能開發(fā)需求，可以放心交給我們，我們有豐富的電子產(chǎn)品定制開發(fā)經(jīng)驗，可以盡快評估開發(fā)周期與IC價格，也可以核算PCBA報價。我們是多家國內(nèi)外芯片代理商，有MCU、語音IC、藍(lán)牙IC與模塊、wifi模塊。我們的擁有硬件設(shè)計與軟件開發(fā)能力。涵蓋了電路設(shè)計、PCB設(shè)計、單片機(jī)開發(fā)、軟件定制開發(fā)、APP定制開發(fā)、微信公眾號開發(fā)、語音識別技術(shù)、藍(lán)牙wifi開發(fā)等。還可以承接智能電子產(chǎn)品研發(fā)、家用電器方案設(shè)計、美容儀器開發(fā)、物聯(lián)網(wǎng)應(yīng)用開發(fā)、智能家居方案設(shè)計、TWS方案開發(fā)、藍(lán)牙音頻開發(fā)、兒童玩具方案開發(fā)、電子教育產(chǎn)品研發(fā)。